МІНІСТЕРСТВО ОСВІТИ ТА НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ
«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ
ІМЕНІ ІГОРЯ СІКОРСЬКОГО»
КАФЕДРА ОБЧИСЛЮВАЛЬНОЇ ТЕХНІКИ

Лабораторна робота №4

Тема: «РОЗРОБЛЕННЯ СХЕМ КОМБІНАЦІЙНОЇ ЛОГІКИ.»

Виконав:
студент групи ІО-43
Семчук Тарас Русланович
Номер залікової книжки: 4315

Перевірив роботу:
Нікольський С. С.

Київ 2026

Лабораторна робота No 4

РОЗРОБЛЕННЯ СХЕМ КОМБІНАЦІЙНОЇ ЛОГІКИ

Порядок виконання роботи

Мій варіант:

4315_{10} - $1000011\mathbf{011011}_{2}$

h6=0, h5=1, h4=1, h3=0, h2=1, h1=1

Тоді:

$x_3x_2x_1$	*f4*
000	0
001	0
010	0
011	1
100	0
101	1
110	0
111	1

h1 h5 h2	Логічні елементи
111	І, АБО-НЕ

Дднф:

$$f_4(x_3, x_2, x_1) = \overline{x_3}x_2x_1 \vee x_3\overline{x_2}x_1 \vee x_3x_2x_1$$

Дкнф:

$$f_4 = (x_3 \vee x_2 \vee x_1)(x_3 \vee x_2 \vee \overline{x_1})(x_3 \vee \overline{x_2} \vee x_1)(\overline{x_3} \vee x_2 \vee x_1)(\overline{x_3} \vee \overline{x_2} \vee x_1)$$

Діаграма Вейча:





Мднф:

$$f_4 = x_2x_1 \vee x_3x_1$$

Мкнф:

$$f_4 = x_1(x_3 \vee x_2)$$

Починаю розробку схем:

1) Спочатку перша:

Пишу такий код в файл:

```
module f4_mdnf (
    input  wire x3,
    input  wire x2,
    input  wire x1,
    output wire f
);
assign f = (x1 & x2) | (x1 & x3);
endmodule
```

D:/Altera/91/Semchuk/Untitled-1.v *

```
Ln#
1   module f4_mdnf (
2       input  wire x3,
3       input  wire x2,
4       input  wire x1,
5       output wire f
6   );
7
8   assign f = (x1 & x2) | (x1 & x3);
9
0   endmodule
```

Compile of Semchuk.v was successful.

Тепер друга:

```
module f4_mknf (
    input  wire x3,
    input  wire x2,
    input  wire x1,
    output wire f
);
assign f = x1 & (x3 | x2);
endmodule
```

ltera/91/Semchuk/Untitled-2.v

```
module f4_mknf (
    input  wire x3,
    input  wire x2,
    input  wire x1,
    output wire f
);

assign f = x1 & (x3 | x2);

endmodule
```

Компілюю два файли:

Untitled-1.v	✓	Verilog	1	04/23/26 05:16:27 PM
Untitled-2.v	✓	Verilog	2	04/23/26 05:17:33 PM
Semchuk.v	✓	Verilog	0	04/23/26 04:59:02 PM

Тепер пишу код в файл налаштувань:

```
D:/Altera/91/Semchuk/Untitled-1.do
Ln#
1   restart -force
2   quietly WaveActivateNextPane {} 0
3
4   add wave x1
5   add wave x2
6   add wave x3
7   add wave f_mdnf
8   add wave f_mknf
9
10  force x3 0 0ns, 1 40ns
11  force x2 0 0ns, 1 20ns, 0 40ns, 1 60ns
12  force x1 0 0ns, 1 10ns, 0 20ns, 1 30ns, 0 40ns, 1 50ns, 0 60ns, 1 70ns
13
14  run 80ns
```

І отримую такі сигнали, на часовій діаграмі:



Вони є однаковими, отже все виконано правильно:

Висновок:

У середовищі ModelSim було виконано моделювання двох комбінаційних схем, реалізованих у формах МДНФ та МКНФ. За результатами перевірки встановлено, що обидві схеми формують однакові вихідні сигнали для всіх можливих комбінацій вхідних змінних. Це підтверджує правильність побудови логічної функції та еквівалентність отриманих виразів.